

คณะวิศวกรรมศาสตร์
มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ

การสอบประจำภาคการศึกษาที่ 1

ปีการศึกษา 2561

รหัสและชื่อวิชา .010123107 Logic Design of Digital System

ตอน 1

สอบวันที่ 28 พฤศจิกายน 2561

เวลา .09.00 – 12.00 น..

ชื่อนักศึกษา.....

ชื่ออาจารย์ผู้สอน DNA

รหัสประจำตัวนักศึกษา.....


คำสั่งข้อสอบ

1. ข้อสอบมีทั้งหมด 5 ข้อ 9 หน้า (รวมหน้าปก) คะแนนเต็ม 50 คะแนน
2. ให้ทำทุกข้อ ลงใน ข้อสอบ
3. การสอบเป็นแบบ ปิดตำรา
อนุญาตให้ใช้เครื่องคำนวณตามที่คณะฯ กำหนด
4. ห้ามนักศึกษาออกจากห้องสอบก่อนเวลา 1 ชั่วโมง
5. ห้ามเปิดหรือทำข้อสอบก่อนได้รับอนุญาตโดยเด็ดขาดและต้องปฏิบัติตามคำสั่งของข้อสอบอย่างเคร่งครัด
6. ไม่อนุญาตให้เข้าห้องน้ำระหว่างการสอบ ยกเว้นกรณีเกิดเหตุฉุกเฉิน
7. ห้ามนำข้อสอบ หรือคัดลอกข้อสอบออกจากห้องสอบ มิฉะนั้นจะถือว่าเป็นการทุจริตในการสอบ

การทุจริตในการสอบถือเป็นความผิดร้ายแรง มีโทษสูงสุด
ให้พ้นสภาพการเป็นนักศึกษา


1. วงจรซีควีนเชียลทำหน้าที่ตรวจสอบลำดับของสัญญาณอินพุต data_in แบบอนุกรม ซึ่งในการกำหนดจังหวะของข้อมูลที่และตัวใช้สัญญาณ CLK ขอบขาขึ้นเป็นสัญญาณที่ใช้ในการกำหนดจังหวะการรับข้อมูลแต่ละตัว โดยหากสัญญาณอินพุตมีลำดับของสัญญาณเป็น “01001” วงจรจะให้เอาต์พุต data_out มีสัญญาณลอจิกเป็น “1” ในช่วง 1 คาบเวลาของสัญญาณ CLK ที่ป้อนให้วงจร วงจรที่สังเคราะห์ และ timing diagram การทำงานของวงจรแสดงในรูปที่ 1 วงจรที่สังเคราะห์ขึ้นมี I/O ดังนี้

- มีสัญญาณ CLK เป็นสัญญาณนาฬิกาอินพุต
- มี data_in เป็นอินพุตของวงจร
- มี data_out เป็นเอาต์พุตของวงจร




รูปที่ 1 แบบของวงจรและ Timing diagram ที่ออกแบบ

- 1.1. จงวาดแผนภาพสแตต (state diagram) ของวงจรที่ทำการสังเคราะห์ ให้เป็นไปตามคุณสมบัติของวงจรตาม Timing diagram ที่กำหนดให้ (5 คะแนน)



2. Register แบบ Serial-In Parallel-Out (SIPO) ขนาด 4 บิต ดังวงจรในรูปที่ 2.1 โดยกำหนดให้วงจร SIPO ที่สังเคราะห์ขึ้นประกอบด้วย D-Flipflop เป็น component (D_FF) โดยมีรายละเอียดดังโค้ดในรูป 2.2 ให้นักศึกษาเขียน VHDL โค้ดเพื่อสร้าง SIPO โดยมี D-Flipflop เป็นโครงสร้างของการสังเคราะห์




รูปที่ 2.1 โครงสร้าง Register แบบ SIPO

```

1  library ieee;
2  use ieee.std_logic_1164.all;
3  Entity D_FF is
4  Port(D, CLK, CLR : in std_logic;
5       Q : out std_logic);
6  End D_FF;
7  Architecture Behavioral of D_FF is
8  'signal t : std_logic := '0';
9  Begin
10     process (CLR, CLK)
11     begin
12         if (CLR = '1') THEN
13             t <= '0';
14         elsif rising_edge(CLK) THEN
15             t <= D;
16         end if;
17     end process;
18     Q <= t;
19 end Behavioral;
20

```



รูปที่ 2.2 รายละเอียดของ D-Flipflop ที่เป็น component ของวงจร

2.1. ให้นักศึกษาเขียน VHDL โค้ดเพื่อสร้าง SIPO โดยมี D-Flipflop เป็นโครงสร้างของการสังเคราะห์ (10 คะแนน)

```
library ieee;
use ieee.std_logic_1164.all;

entity SIPO is
.....
port(.....);
end SIPO;
```



2.2 จากการทำงานของวงจรที่สังเคราะห์ขึ้นในข้อ 2.1 ให้นักศึกษาวาด Timing diagram ของการทำงานของวงจร (5 คะแนน)




วาดรูปสัญญาณลงที่นี่

3. จากโค้ด VHDL ต่อไปนี้ให้วาดรูปสัญญาณ Timing diagram ของสัญญาณเอาต์พุต (q) เมื่อป้อนสัญญาณอินพุต ดังรูป (5 คะแนน)

```


1  library ieee;
2  use ieee.std_logic_1164.all;
3  entity UUUU_4_bit is
4  port(
5      clk,load  : in std_logic;
6      pi       : in std_logic_vector(3 downto 0);
7      q        : out std_logic := '0');
8  end UUUU_4_bit;
9  architecture impl of UUUU_4_bit is
10     signal t : std_logic := '0';
11     signal temp: std_logic_vector(3 downto 0) := "0000";
12 begin
13     process (clk,pi,load)
14     begin
15         if (CLK'event and CLK='1') then
16             if (load='1') then
17                 temp <= pi;
18             else
19                 t <= temp(3);
20                 temp(3 downto 1) <= temp(2 downto 0);
21                 temp(0) <= '0';
22             end if;
23         end if;
24     end process;
25     q <= t;
26 end impl;

```

วาดรูปสัญญาณลงที่นี่

4. จงเติมคุณสมบัติของฟลิปฟล็อปต่อไปนี้ลงในตารางให้ครบถ้วน (5 คะแนน)




Input		Q_n	Output
CK	T		Q_{n+1}
	0		
	0		
	1		
	1		

5. อธิบายหลักการทำงานของวงจรดังต่อไปนี้ว่ามีหลักการทำงานอย่างไร นำไปใช้ประโยชน์อะไร และวาดสัญญาณ

Timing diagram ของสัญญาณเอาต์พุตเมื่อป้อนสัญญาณอินพุตตามที่กำหนด (10 คะแนน)


5.1



CLK*

วาดรูปสัญญาณลงที่นี่

5.2



CLK*

วาดรูปสัญญาณลงที่นี่